Carte mère FPGA
-
Bonsoir,
j’ai bien un core « arcade » qui peut afficher 128 sprites, 12 tilemaps et un overlay texte.
On peut mélanger des modes 16 couleurs, 256 couleurs et 16 couleurs + alpha.
Il me faut terminer le mélangeur de couleur.
L’affichage se fera en 320 x 256 60 Hz « upscalé » en 1280×1024 avec effet « scanline ».
J’hésite entre mettre un 68000 (2000 LUTs, 3 MIPS), un Nios II/e (1000 LUTs, 20 MIPS) ou un LM32 (1000 LUTs, 20 MIPS).
Le tout fera tourner un système type « Arcade Game Studio » http://www.bruneras.com/arcadegamestudio/
A+
Frederic
Salut frenchshark beau projet 😉 tu es seule a le réalisé?
les 128 sprites feront combien de coté maxi?
ça serra donc plus puissant qu’un amiga? 500 ou 1200 combien déjà de sprint pour chacun 2? et la taille?
Les sprites de l’Amiga peuvent avoir n’importe quelle hauteur, mais ne peuvent pas dépasser 16 pixels de large. Pour avoir de gros sprites
c’est les caractéristique de l’amiga 500? mais en nombre de combien ?
« »J’hésite entre mettre un 68000 (2000 LUTs, 3 MIPS), un Nios II/e (1000 LUTs, 20 MIPS) ou un LM32 (1000 LUTs, 20 MIPS). » »
je connais pas ce type de processeur nos 68000 à 8 mhz c’est 1 MIP ?
Pourquoi ne pas trouver un FPGA a plusieurs processeur.
Une puce reprogrammer comme le processeur principal et les autres puces en processeur DSP et graphique puissant pour la gestion de sprint? ainsi que sonore de bonne facture 16 canaux de 128 de polyphonie 😉 et bien sur les effets .
Salut,
wep, c’est un projet fait sur mon temps libre.
Les sprites font 32 pixels de large en 16 couleur et 16 pixels de large en 256 couleurs / 16 couleurs + alpha.
La hauteur des sprites, c’est entre 16 et 256 pixels par step de 16.
Ils peuvent être attaches.
Un FPGA peut avoir plusieurs CPUs. La limite, c’est la taille du FPGA et la bande passante de la SDRAM.
Le son, ca sera du PCM et de la synthese FM.
ok merci Frenchshark
peut on pas faire 16 pixel ou 32 de coté?
Pourquoi une différence entre largeur et hauteur la hauteur de 256 pixel peut être divisible entre 16 ou 32 ?
pourras tu les réduire en 8 pixel de coté ou 4 je suppose que oui pour des projectile par exemple32 pixels de large en 16 couleur
16 pixels de large en 256 couleur :Ook étrange, mais je comprend que ça puisse demandé beaucoup de ressource. pour le premier qui a plus de pixel de coté et donc moins de couleur.
des news fraiches en direct d’Amiga.org :
http://www.amiga.org/forums/showthread.php?t=55885&page=163Jim Drew : Things have progressed quite a bit in the last few weeks with the Amiga core for Replay. I have narrowed down the issues with the 68020+ instruction emulation, and Mike is working on fixing that. Mike and I worked a few days on the floppy support and now there is support for SuperCard Pro (.scp) flux images! This means that we now have the ability to image *any* disk and use it with Amiga core just like it was a real floppy disk. So, every disk protection ever created will work with the virtual floppy drives. The SCP flux level images contain the exact flux data that comes off of the disk drive’s head. So, at this point the floppy hardware emulation is so good that it would be possible to connect a few lines and attach a real floppy disk drive to the Replay. That might happen in the future.
There are a several blitter modes that are not supported yet, and so there are graphics glitches with some games. This graphics glitch, along with the 68020+ instruction emulation is preventing AGA mode from working fully. I expect that as these last couple of things are ironed out that the core will be pretty incredible.
Mike is focused on the replication of the exact hardware, not a simulation of it. So, since this is built around the A1200/A4000 chipset, it replicates the IDE controller. Mike just finished a new file handler for the ARM processor giving the core direct access to the SD card. The result is virtual hard drive (hardfiles on the SD card) transfers of >2MB per second! Workbench folders open incredibly fast!
I will be attending AmiWest in October, doing a demonstration of the Replay board and all of its cores, and expect the Amiga core to be a very big hit!
MikeJ: Keep an eye on the FPGAArcade forum. I’m working on a few last issues with the blitter/AGA code, and I want to get that stable before I turn the CPU cache on again.
I hope to get a stable, feature complete, version out next week.
I’m moving flat (again) on the 22nd, then I can start testing and shipping boards again.JimDrew : We have been testing with caches off to try to eliminate one more layer of potential issues, but the last thing I seem to remember from Mike was a peak was around 106MHz 020+. There can be improvements though from there. Mike is in the process of actually dramatically slowing down the entire chipset because that is one of the issues with some games not working… they bang on the custom chipset bus, expecting the operation to act as a throttle mechanism. Right now, there is no throttle! Mike has a provision in the OSD (on screen display, which the menu system) for selecting 68000, 68010, 68EC020, and 68020 CPUs (and there is also the chipset type there). I am hoping we can add a 68040 mode w/MMU and FPU. There is plenty of space left in the FPGA for that – fortunately, it’s a big FPGA that’s used in Replay. There is also PicassoIV RTG support.
Ca commence à sentir bon tout ça!
Finalement, je peux commencer à choisir le boitier de ma future FPGA.
je t’avais demander
Pourquoi une différence entre largeur et hauteur la hauteur de 256 pixel peut être divisible entre 16 ou 32 ?mais tu avais déjà répondu plus haut
La hauteur des sprites, c’est entre 16 et 256 pixels par step de 16.
par contre si ton sprites fais 32 x 256 de coté ça fera 32 sprites enlever sur les 128 prites donc 96 prites restant ?
donc ton core pourra géré 4 gros prites de 32×256 pixel ?
puisque ce sont des step de 16 pixels de coté.les 256 pixel de coté pourra être donc qu’un seul bloque malgré tout mais bouffera malgré-tout 8 sprite comme si qu’il étaient collé ensemble
a quoi ressemble le support au quel tu travaille?
Lion est ce un vrais FPGA autonome et non une carte accélératrice ??
un 68020 à 106 mhz plus un blister boosté ??
frenchshark elle serait pas mal cette carte pour tes cores non?
Dans un générateur de sprites, la limitation est le nombre de sprites par scanline et leur largeur. C’est lie a la logique et a la bande passante de la mémoire.
Le hard peut gérer maximum 128 sprites de 32 x 256 (16 couleurs) ou 16 x 256 (256 couleurs).
Pourquoi a-t-on 16 pixels en 256 couleurs et 32 pixels en 16 couleurs ? Parce que dans les deux cas il faut lire 16 octets.
Juste les sprites demandent : 16*128*256*60 = 30 Mo/s de bande passante. C’est plus que les 7 Mo/s de l’ECS ou les 28 Mo/s de l’AGA.
Sur une simple SDRAM 16 bit tournant a 81 MHz, j’ai 160 Mo/s. J’en garde la moitie pour le CPU, le reste, c’est pour les tilemaps et les sprites.
Les sprites attachés, ce n’est pas comme sur l’Amiga : par exemple, si le sprite #1 est attache, il utilise la position Y du sprite #0 et la position X + 16 (ou +32) du sprite #0.
Donc, en déplaçant le sprite #0, on déplace aussi le sprite #1. C’est assez courant sur les machines d’arcade (voir par exemple la Neo Geo).
128 sprites attachés en 16 couleurs, ça représente un rectangle de 4096 x 256 pixels soit 12 écrans 320 x 256. En fait, pour faire un jeu, les sprites sont suffisant, on n’a même pas besoin de tilemaps.
A+
Frederic
on aurai un Fpga du AAA
Caractéristiques générales :
Bus de données 32/64 bits, fréquence de 57 MHz en système simple et de 114 MHz en système double.
Total d’un million de transistors pour la version 64 bits système double.
Accès à la mémoire Chip 4,56 fois plus rapide que celui de l’ECS et 1,14 fois celui de l’AGA.
Architecture mémoire supportant la VRAM et la DRAM Fast Page.
Genlock intégré.
Inversion possible de la fréquence d’affichage du bus (pixel clock) permettant de faire de l’acquisition vidéo (uniquement en mode chunky et avec de la VRAM).
Dispose de 256 registres 16 bits (compatibles OCS), 384 registres 32 bits et 512 registres 32 bits CLUT.https://www.youtube.com/channel/UCndcNrLt5Y5SDobFQbjtCaQ?view_as=subscriber
Ok merci pour ces détail frenchshark je comprend mieux ce problème de bande passante par rapport a la taille du prites et au nombre de couleurs.
avec ton FPGA ça va être nikel 160 mo/strès intéressent merci ;)-
je me demande si le FPGA montré plus haut a une bonne bande passante mémoire.
Accès à la mémoire Chip 4,56 fois plus rapide que celui de l’ECS et 1,14 fois celui de l’AGA.
Architecture mémoire supportant la VRAM et la DRAM Fast Page.Salut K1200rs21 Pour le triple AAA je trouve que c’est très peux en rapidité par rapport a l’AGA
surtout s’il a des capacité d’affichage sont supérieure. Blitter : (intégré à Andrea)
Le Blitter AAA est bien plus rapide que celui de l’ECS/AGA : déplacement d’un écran 640x200x4 neuf fois plus rapidement que l’ancien Blitter.
Opération via adressage de pixels (calcul automatique des premiers et derniers masques, du bon « shift », etc.).
Utilisable en mode de pixel bitplan et Chunky (en 1, 2, 4, 8 et 16 bits pour ce dernier).
Intégration de nouvelles opérations arithmétiques « sort » et « tally » pour épauler l’affichage en mode Chunky.Copper : (intégré à Andrea)
Le Copper a été amélioré dans plusieurs domaines.
Il peut opérer en 32 bits pour les nouveaux registres 32 bits.
Ajout de la fonction de déplacement multiple (« multiple move ») pour pouvoir bouger plus efficacement des registres consécutifs.
Capacité d’interruption : le Copper peut recevoir un ordre d’interruption du Blitter, permettant de gérer une série d’opérations sans l’intervention du processeur.Monica : (générateur d’adresses – remplaçant de Denise)
256 entrées CLUT de 25 bits chacune (soit 256 couleurs indexées sur une palette de 24 bits plus un bit pour le genlock, comme avec l’AGA).
Sprites 128 bits et de n’importe quelle hauteur.
Mode « dual playfields » en 8 bits.
La fréquence d’affichage est indépendante de la fréquence du bus.
Nouveau mode de pixel : Chunky, en 16 bits (15 bits, soit 32768 couleurs, plus 1 bit pour le genlock).
Nouveau mode de pixel : Half-Chunky, en 2, 4 et 8 bits.
Nouveau mode de pixel : Hybrid, en 24 bits. avec 8 plans Chunky séparés pour chaque composante RGB.
Nouveau mode de pixel : PackLUT. 2 bits compressés par pixel, décompressés en 8 bits Half-Chunky par région de 4×4 pixels.
Nouveau mode de pixel : PackHY. 4 bits compressés par pixel, décompressés en 24 bits Hybrid par région de 4×4 pixels.
Nouveaux modes HAM (Hold And Modify) : HAM8 en Chunky (262 144 couleurs) et HAM10 en 24 bits bitplan (16 777 216 couleurs).le AAA faisait rêvé a époque^^
https://www.youtube.com/channel/UCndcNrLt5Y5SDobFQbjtCaQ?view_as=subscriber
c’est donc plus puissant qu’un X68000 ?
bon je ne comprend pas ce
Accès à la mémoire Chip 4,56 fois plus rapide que celui de l’ECS et 1,14 fois celui de l’AGA.
J’avoue que la je suis tout simplement perdu j’ai pas honte de le dire.
il faudrait que je trouve un lexique pour tout les terme informatique désignant leurs fonctions.
Pour pouvoir mieux comprendre leurs utilisations.merci pour cette passionnante aventure 😉
j’aurais beaucoup de question a posé par la suite. @ Leo : il me semble que oui
http://www.cbmstuff.com/about.htm
- Vous devez être connecté pour répondre à ce sujet.
› Forums › AmigaOS, MorphOS et AROS › Matériel › Carte mère FPGA
