Assembleur 68K
10 sujets de 16 à 25 (sur un total de 25)
- 1
- 2
-
@Amidark, ton code asm ne fonctionne. add.l #1,a0 va ajouter 1 à l’adresse. Tu veux ajouter 4, la taille d’un long. Tu gagne 4 octets par add en utilisant addq. Et le beq va checker un flag positionné par le add.l, je ne sais plus lequel, ça fait trop loin.
Et sinon, j’aurai écrit ça comme ça:
lx cmp.l (a0)+,(a1)+
beq.s lxC’était ça qui faisait la magie du 68k, des modes d’adressages juste géniaux quand on compare aux intels de l’époque (et je ne parle pas de ces segments à la con). Là, (a0)+ va faire un fetch du contenu de l’adresse pointée par a0 et va incrémenter a0 de 4, soit la taille du long sur lequel porte l’opération. Pareil avec (a1)+.
edit: la mémoire me revient. add.l va positionner le flag Z du CR si le résultat de l’opération vaut zéro. Si un beq suit, on fait le saut si Z est positionné, donc si le résultat de l’opération précédente vaut zéro.
/me referait bien un peu de 68k…juste pour spammer un peu, par déformation professionnelle, j’ai cru, en lisant le tire de la news, que l’auteur du sujet nous informait d’un assembleur (de composants informatique), qui proposait une nouvelle plateforme 68k.
A moins que ce ne soit mon subconscient qui exprime son désir de posséder une vraie machine 68k mais un 68k up to date, pas dans un FPGA, mais qui présente des qualités comparable “au minimum acceptable” pour une utilisation dans la vie de tous les jours.
sinon mis à part ceci, les rares fois ou j’ai du mettre mes mains dans de l’assembleur j’ai toujours eu l’impression de lire du martien, et de ne pas réussir à en dégager la moindre logique d’ensemble, sinon au prix d’un effort intellectuel intense (pb de lisibilité du code donc, et fatalement, d’entrainement).
De l'Amiga et bien d'autres ici:
http://tutosproc.blogspot.fr/
Jul: L’assembleur PPC est ardu (mais passionnant). Et comme c’est du RISC, les opérations sont vraiment basiques et entrelacées. Donc oui, ça se lit moins bien que du ARM. Mais au moins, c’est plus lisible que l’assembleur Intel.
Je t’accorde que les instructions PPC peuvent paraître un peu barbares mais d’une logique extrême. Quand tu “lis” l’instruction, ça explique précisément ce qu’elle fait. Enfin, je trouve.
Mais voui “lsl r1, r2, #2” est plus lisible que “rlwimi r1, r2, 2, 0, 31”. Mais (encore un mais), comme le PPC est RISC, il y a par exemple une instruction qui peut être appelée par plusieurs mnémoniques pour des actions différentes (ici, elle peut servir pour une rotation à gauche toute bête, une plus complexe, ou pour une insertion d’un champ de bits à un endroit précis d’un registre, …).
CoLoNelAsShOle: Voir mon message précédent 🙂
C’est vrai qu’il y a quelques instructions puissantes dans la manipulation de bits mais sinon, contrairement aux modes d’adressage CISC, le PPC doit bien souvent utiliser plus d’instructions de part son architecture, là où un 68k ou un x86 n’utiliserait qu’une seule instruction.
10 sujets de 16 à 25 (sur un total de 25)
- 1
- 2
- Vous devez être connecté pour répondre à ce sujet.
› Forums › AmigaOS, MorphOS et AROS › Général › Assembleur 68K